JP 3:0022352 A FEB 1985

TOWNTEGRATED CIRCUIT PACKAGE

(21) Appl. No. 58-130202 (22) 19 7 1092 (71) TOSHIDA OF C


(71) TOSHIBA K.K. (72) MASATOSHI SEKINE


(51) Int. CP, H011.25 04

PURPOSE: To facilitate high density mounting by a method wherein pins are provided to a pedestal with terminals planted in enclosure manner, and substrates, which are mated with the pins and on recessed parts of which chips are mounted, and wiring boards are closely laminated alternately.

CONSTITUTION: An LSI chip 11 is bonded to a bed 15. The beds 15 and wiring boards 13 are laminated alternately, Interconnection between the LSI and the wiring board 13 is performed and interconnection between the LSIs is performed through a pin 12. Connection is made by direct connection of soldering or by bonding of a lead wire. The thickness of ordinary LSI chip can easily be made at an order or less and the thickness of one set including internal lead wires can

be made lmm or less.





19 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭60-22352

St.Int. Cl. 1 H 01 L 25 04

識別記号

庁内整理番号 7638-5F

登公開 昭和60年(1985)2月4日

発明の数 1 審査請求 未請求

(全 3 頁)

多果積回路パッケージ

21特

顊 昭58−130202

2出 願 昭58(1983)7月19日

位発 明 者 関根優年

川崎市幸区小向東芝町 1 東京芝 浦電気株式会社総合研究所内

和出 願 人 株式会社東芝

川崎市幸区堀川町72番地

②代 理 人 弁理士 則近憲佑

外1名

[4] \$14

1 特别の名称

製物団络バットニジ

2 特别海来可称群

複数の人出力電子を有するお後に削足電子と失っなられた記載の再は柱が囲い状に設けられ、このお提上に削記事体柱と取合し、凹部に明積回のナップが固定された以及と、可記チップと直体柱間を適宜反抗する配数板とが交互に製力して限力されてなっ事を特殊とする現積回路パッページ。 3 場別の計例な説明

し始明の解する投資分野)

本場明は、LSIのパッタージ方法に同じ、耳に を献のLSIを同一パッケージに対人することに関 するものでへる。

(従来技術とその問題点)

従来より、LSIナップは、セラミック父は、ブラスナックパンケージの内に到入され、パッケージはリード毎を外部に叱している縁破が大部分である。大規模関略が作道になるに彼い、LSIのあ

原植化、又は、多くの LSI を 1 つの大きなパッケージ内に封入して、システムの小砂化を計ら方法 も見られるが、成来からの LSI ロハッケージ方法 は、 第 1 図に示すように平面的にも似の LSI を记 まするのが普遍である。

又、1つの LSI をブラスナックパッケージする 時には第2回に示すようなリード、フレームを用い、 LSI ナップをベッド上に配置し、各リード切と LSI とをポンディングした後、熱硬化性の間によ り到入するのが普速である。

ところが、こうしたLSIV2 次元的义は、制別に 配収する方法では、LSI を為別析化することには、 限度があった。

(七明の目的)

本発明は、簡便で、低コストなパッケージ方式 を実現するものである。

〔発明の概要〕

本免明は入出力な子を有する台心上にピンを問い状になけ、これに乗合し、四部にチップが塔祉された高板と、テップとピンを項重提供する比較

符号号60- 22352(2)

重とを父互にお近しては難したものである。 (発明の効果)

本籍明によれば、高田龍の異なが極めて容易に 行なえらに共に、ナップ間の起海がピンにより行 たわれるので、配収長が豊かく呼及容質を小さく することができば前登覧力化、高速化に大きな効 扱がある。

(治明の実局例)

以下、例をおいて詳細な説明を行う。現る図に 出方式によるパッページ方法を示す。まず、各 LSI はいら図に示すような。ペット 1 5 にあらか でわ、頭かり付け等の設備を用いて異複されてい る。このペットは金は砂体 4 3 と聴解体 4 5 との 断構造よりなり、そらに利用37 同に結解が行える。 ようには増化 4 4 が開けられている重直が耐と会 場め体とが聴せさせることができる。金銭母体 43 は、LSI 基盤の遺位を取ると同時に、ヒート ンンクとしての肉きなわち、高者更パッケージに よる歴度上昇を防ぐ動きがある。毎 4 個は配数板 (内部フレーム)を示し、内部リードフレーム

32(ナップのパッド 33を所定のピン(成选)化 技統)と触触支持枠によりお成される。各 LSI ナ ップを各ペッドに配置したあと、みる図のごとく 谷ペットと求る図に示す配願なとさ父互に引みす ね、 LSI と内部フレーム、ヒン(時体社 12) を迫 じて LSI 間の相互採載を介う。 この内部フレーム とLSIとの兼仗方法は、ろう付けによる内間フレ ームの適付けるるいは、リードワイナスポンティ ングすることによって行なり。 四郎リードフレー ム 32 海代は上記ピン 12 州の東谷北が延げられ ている。世常の LSI チョブの厚さは約 300 mm 号 段であり、LSI ベッドの財さは1 m以下にするこ とは容易であり、及び円飾り一ド母を言めた1世 の厚さは、1m以下にすることは容易に失現でき る。又、これら基板間の包滑は固脂等による股系 又は圧根で良い。

したがって、10 組転度の LS1 を実装した場合 でも、バッケージ部 6 図に示すようなおれてあり その埋きの形面は、数軸視度とごくはかである。 本装明による技力としては、 LS1 チップの 4 装

金融が大中に同上すること、LSI ナップ間の内部 配包長が数細であるため。LSI ナップに指載され 大配線の自由分類が東京の当代でよべ、大市に供 減できるため、LSI の Dutput buffer の面を取功 力を小さくすっことができると、LSI ウ質力を終らする とができること、LSI ナップ両が切いため、再定 化が実現できることなどが上げられる。

4. 國際分配與在於實


31因は、異常のマイクロバッケージの上面図、 32図は、過常のリードフレームの経過の上面図 第3図は本発明によるバッツージの所面図、毎年 図は、本稿明に雇用される円温リードフレームの 上面図、場ち四はLSIベッドの知识図、86回は LSIバッケージの研収図である。

凶にかいて.

11 ·· LSI ナップ、12 ·· ピン、13 ·· 内部リードフレーム、14 ··· ポンティングワイヤー、
15 ··· ペッド、16 ··· リード 別、22 ·· デップへァ
ド、21 ··· リード 枠、31 ·· ナップ 位式、
32 ··· 内 田 リードフレーム、33 ··· ハッド、

34 …動松静、41 … LSI ナップ、42 …ベッド、 43 … 将体、44 … 化、45 … 臨城体。 17 … 配額、

代政人 并误士 期 近 意 佑 (42か1名)



-217-

I K VV Develops VVII eless Ivialuboara interconnect System

BALTIMORE — Researchers Calif.) are working to perfect a at TRW Inc.'s Electronic Systiboard interconnection system interconnect capacitance by as tems Group (Redondo Beach, wireless and connectorless mulwhich they claim could reduce much as 80 percent.

Called Button Board, the ductive "buttons" with a wireless and connectorless concept is based on the comclamping force in a solderless. environment to effect a connection between two PC cards, lying either face-topression of small (0.042 × .042-inch), springlike conface or with conductive signal paths brought out to the PC card's edges

TRW In Baltimore

in a planar packaging system Robert Smollcy, who revealed the TRW project at the Fourth ics Packaging Conference held here last week, explained that where multilayer PC cards are laid face-to-face, conductive spacers would be used between keep PC card components from touching. In this way it would be possible to build multiple ayers of multilayer boards into Annual International Electron successive button boards very densely populated,

tained 0,000 series contacts Although much work still remains to be done, preliminary shock and vibration reliability information gathered from an experimental device which conprovided encouraging results.

Among advantages of the conductive paths through the button contact because of the system which Smolley listed under C.4 mΩ, and multiple unique structure of the button itself, which results in multiwere lew contact resistance of ple contact points.

Button Construction

contact pressure, 18 The button is constructed of cation, the contact spring is a buttons themselves protrude plated to obtain the finished diding of these wires during fabri-0.10 inches above and below an × 0.002-inch-diameter silver-copper wire, which is gold mension. Because of the wadtiple contact points. By controlling the amount of wire used in of the spring constant, as well as constructing the button, control acrylic button board, he added. random column providing mul achieved, Smolley said.

The whole concept behind Butatively high-impedance long wire harnesses and numerous ton Box rd is to eliminate the rel pin and socket connections asso-

wo Sided PC Board (Typ.) Chip Package (Typ.) **Button Board** Two Sided Printed Wire Board (Typ.) Exploded THREE DIMENSIONAL PACKAGING Package Contact
Areas (Typ.)
(5 Sides of Package) Package (Typ) Interconnect Heal Sink Contact Areas Two Sided PC Board (Typ.) Edge Contact Areas (Typ.) Two Sided Printed Wire Boards (Typ.) Fransverse Interconnec (Typ)

speed circuits (from 100 MHz will be associated with the VIISIC and gallium arsenide In preparation for highertechnology already on the engths on PC boards and between PC boards must be drasto the gigahertz range), which board interconnect technology. drawing board, conductive tically shortened

ventional interconnection systems is that all input and output leads must terminate on he circuit board edge to accommodate connector or wire The problem with such conwrap terminations.

"The signals that originate at the top of the PC boards or from any component must, in almost all applications, weave through

board," Smolley said. However, lerminating edge of the PC with the Button Board, predesdle, top and bottom of the board out" point and the shortest elecgnated areas such as the midcan he designated as a "signal trical path can be taken be-

The construction of a threerent

other signal paths to reach the tween any two boards.

"In actual application, the varying sizes and be located interconnect areas can be of in any area of the Smolley explained.

Other Advantages

nology is achievable with curtechnology, although TRW's work has not progressed that far, Smolley said. Among dimensional interconnect tech-

out problems because lead I/Os can be located on five surfaces of

of the ability of the system to add another Button Board and a her of interconnections because A virtually unlimited numa chip package; circuit layer;

 Superior thermal perforages are in contact with a primance because all chip pack. mary heat exchanger.

Because the Button Board is bly, cach button can be tested prior to assembly, and can be taken out of a circuit—and reused-at any time. This is a feature which enhances circuit Because all parts of the system primarily a mechanical assemmodification turnaround time. are mechanically compressed,

...reless, circuit environment. E.9/59E